PAT-NO':

JP02005025364A

DOCUMENT-

JP 2005025364 A

IDENTIFIER:

TITLE:

CIRCUIT AND METHOD FOR CONTROLLING POWER SOURCE

SUPPLY TO MEMORY AND MEMORY-MOUNTED DEVICE

PUBN-DATE:

January 27, 2005

INVENTOR-INFORMATION:

NAME

COUNTRY

AOKI, TAKASHI N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SONY CORP N/A

APPL-NO: JP2003188423 **APPL-DATE:** June 30, 2003

INT-CL (IPC): G06F001/32 , G06F001/26 , G06F012/06

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a memory-mounted device of which the power consumption is reduced.

SOLUTION: For a memory, for example, a DRAM, the conditions of use of DRAM modules 141 to 144 on a chip 1 are monitored by a monitoring circuit 11, and a power source supply control signal is generated from a CPU 12 to turn off power source supply to each of the DRAM modules put in an idle status, non-use status or unnecessary status based on the monitoring result for the condition of use. The power source supply only to the DRAM module put in the non-use status is turned off by a power source supply on/off circuit 13 based on the power source supply control signal, so that the reduction of the power consumption of a device can be attained as a whole.

COPYRIGHT: (C) 2005, JPO&NCIPI

(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**第2005-2536**4 (P2005-25384A)

(43) 公開日 平成17年1月27日(2005.1.27)

(51) Int. C1. 7		F 1			テーマコード(参考)
G06F	1/32	G06F	1/00	332B	5BO11
G06F	1/26	G06F	12/06	515H	5B060
G06F	12/06	G06F	1/00	334C	

審査請求 未請求 請求項の数 9 〇L (全 7 頁)

		一直はある。 一直の 一方に
(21) 出願番号	特願2003-188423 (P2003-188423)	(71) 出願人 000002185
(22) 出願日	平成15年6月30日 (2003.6.30)	ソニー株式会社
		東京都品川区北品川6丁目7番35号
		(74) 代理人 100122884
		弁理士 角田 芳末
		(74) 代理人 100113516
		弁理士 碳山 弘信
		(72) 発明者 青木 貴史
		東京都品川区北品川6丁目7番35号 ン
		二一株式会社内
		Fターム(参考) 5B011 EA08 EB01 LL11 MA07
		5B060 MM15
		1
		I .


(54) 【発明の名称】メモリへの電源供給制御回路及び方法、並びにメモリ搭載装置

(57)【要約】

【課題】消費電力の低減化が可能とされたメモリ搭載装置を得ること。

【解決手段】メモリが、例えばDRAMであるとして、チップ1上のDRAMモジュール141~144各々の使用状況を監視回路11により監視した上、その状況監視結果に基づき、現に空き状態、あるいは不使用状態、または不要状態にあるDRAMモジュールへの電源供給をオフすべく、CPU12からは電源供給制御信号が発生されるようにした。この電源供給制御信号に基づき、電源供給オン/オフ回路13では、不使用状態等にあるDRAMモジュールだけへの電源供給がオフされることによって、装置全体としての消費電力の低減化が可能となる。

【選択図】 図1



チップ上での本発明に係る回路構成

【特許請求の範囲】

【請求項1】

複数のメモリモジュールとともに同一チップ上に搭載された状態で、該メモリモジュール 各々への電源供給をモジュール単位、あるいはモジュール内のバンク単位に制御するため の、メモリへの電源供給制御回路であって、

メモリモジュール各々の状況をモジュール単位、あるいはモジュール内のバンク単位に監視する監視回路と、

該監視回路からの状況監視結果に基づき、現に空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクそれぞれへの電源供給をオフすべく、モジュール単位、あるいはバンク対応に電源供給制御信号を発生するプロセッサと、

該プロセッサからの電源供給制御信号に基づき、メモリモジュール各々への電源供給をモジュール単位、あるいはバンク単位にオン/オフする電源供給オン/オフ回路とを含む、メモリへの電源供給制御回路。

【請求項2】

請求項1記載の、メモリへの電源供給制御回路において、

上記プロセッサは、非電源供給制御専用とされる、メモリへの電源供給制御回路。

【請求項3】

請求項1記載の、メモリへの電源供給制御回路において、

上記空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクには、チップ外部へのデータ退避記憶済みのメモリモジュール、あるいはバンク、またはフラグメンテーションを生じさせないようにして、他メモリモジュール、あるいは他バンクへのデータ再配置済みのメモリモジュール、あるいはバンクも含まれる、メモリへの電源供給制御回路。

【請求項4】

同一チップ上に搭載された複数のメモリモジュール各々への電源供給をモジュール単位、 あるいはモジュール内のバンク単位に制御するための、メモリへの電源供給制御方法であって、

メモリモジュール各々の状況をモジュール単位、あるいはモジュール内のバンク単位に監 視する監視ステップと、

該監視ステップによる状況監視結果に基づき、現に空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクそれぞれへの電源供給をオフすべく、モジュール単位、あるいはバンク対応に電源供給制御信号を発生する電源供給制御信号発生ステップと、

該電源供給制御信号発生ステップで発生された電源供給制御信号に基づき、メモリモジュール各々への電源供給をモジュール単位、あるいはバンク単位にオン/オフする電源供給オン/オフステップとを含む、DRAMへの電源供給制御方法。

【請求項5】

請求項4記載の、メモリへの電源供給制御方法において、

上記電源供給制御信号発生ステップでは、電源供給制御信号は非電源供給制御専用プロセッサにて発生される、メモリへの電源供給制御方法。

【請求項6】

請求項4記載の、メモリへの電源供給制御方法において、

上記空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクには、チップ外部へのデータ退避記憶済みのメモリモジュール、あるいはバンク、またはフラグメンテーションを生じさせないようにして、他メモリモジュール、あるいは他バンクへのデータ再配置済みのメモリモジュール、あるいはバンクも含まれる、メモリへの電源供給制御方法。

【請求項7】

複数のメモリモジュールと、

該メモリモジュール各々の状況をモジュール単位、あるいはモジュール内のバンク単位に !

20

10

30

監視する監視回路と、

該監視回路からの状況監視結果に基づき、現に空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクそれぞれへの電源供給をオフすべく、モ ジュール単位、あるいはバンク対応に電源供給制御信号を発生するプロセッサと、

該プロセッサからの電源供給制御信号に基づき、メモリモジュール各々への電源供給をモジュール単位、あるいはバンク単位にオン/オフする電源供給オン/オフ回路とが同一チップ上に搭載された上、パッケージ内部に封止されてなるメモリ搭載装置。

【請求項8】

請求項7記載のメモリ搭載装置において、

上記プロセッサは、非電源供給制御専用とされるメモリ搭載装置。

【請求項9】

請求項7記載のメモリ搭載装置において、

上記空き状態、あるいは不使用状態、または不要状態にあるDRAMモジュール、あるいはバンクには、チップ外部へのデータ退避記憶済みのDRAMモジュール、あるいはバンク、またはフラグメンテーションを生じさせないようにして、他DRAMモジュール、あるいは他バンクへのデータ再配置済みのDRAMモジュール、あるいはバンクも含まれるメモリ搭載装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、複数のメモリモジュールとともに同一チップ上に搭載された状態で、それらメモリモジュール各々への電源供給がモジュール単位、あるいはモジュール内のバンク単位に制御されるようにした、メモリへの電源供給制御回路及び方法、更には、複数のメモリモジュール各々への電源供給が制御可能とされているメモリ搭載装置に関する。

[0002]

【従来の技術】

LSI(Large Scale Integrated Circuit)、例えばシステムLSIには、一般に複数のDRAM(Dynamic Random Access Memory)モジュールが搭載されることによって、大容量のメモリが実現されている。しかしながら、それらDRAMモジュールの全てが、常時、メモリとしての使用状態にあるとは限らなく、使用されていないのにも拘らず、そのDRAMモジュールには電源が投入されているのが実情である。

[0003]

因みに、特許文献1には、DRAMのリフレッシュ間隔を制御する技術が開示されており、そのリフレッシュ間隔が十分に延長可能とされている。

[0004]

【特許文献1】

特許第3177207号の特許公報

[0005]

【発明が解決しようとする課題】

以上のように、これまでにあっては、システムLSIに搭載されている複数のDRAMモジュールはその全てが使用状態にあるとは限らなく、使用状態にないDRAMモジュールはその全てが使用状態にあるとは限らなく、使用状態にないDRAMモジュールに対しても電源が常時、投入されていることから、電力が徒に消費されるようになっている。一般にDRAMでの電流種別としては、先ずキャパシタに蓄積されているデータを書き直すためのリフレッシュ電流が挙げられるが、これ以外にも、トランジスタ等のリーク電流やバイアス回路内の貫通電流が挙げられる。しかしながら、データが不要であったり電流やバイアス回路内の貫通電流が挙げられる。しかしながら、データが不要であったり、あるいはデータが長期間使用されないにも拘らずリフレッシュ動作が行われなくても、リーク電流や貫通電流の存在によって、電力が徒に消費されることは否めないものとなっている。

[0006]

50

40

10

本発明の目的は、同一チップ上に複数のメモリモジュールが搭載されている場合に、現に空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクそれぞれへの電源供給がオフされることによって、消費電力の低減化を可能ならしめる、メモリへの電源供給制御回路及び方法、更には、消費電力の低減化が可能とされたメモリ搭載装置を提供することにある。

[0007]

【課題を解決するための手段】

本発明の、メモリへの電源供給制御回路は、メモリモジュール各々の状況をモジュール単位、あるいはモジュール内のバンク単位に監視する監視回路と、この監視回路からの状況監視結果に基づき、現に空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクそれぞれへの電源供給をオフすべく、モジュール単位、あるいはバンク対応に電源供給制御信号を発生するプロセッサと、このプロセッサからの電源供給制御信号に基づき、メモリモジュール各々への電源供給をモジュール単位、あるいはバンク単位にオン/オフする電源供給オン/オフ回路とを含むように、構成されたものである。

[0008]

その監視回路により、現に空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクが検出可能とされているが、これらメモリモジュール、あるいはバンクそれぞれへの電源供給のみがオフされるべく、プロセッサからはモジュール単位、あるいはバンク対応に電源供給制御信号が発生される。電源供給オン/オフ回路では、その電源供給制御信号に基づき、空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクのみへの電源供給がオフされることで、これらメモリモジュール、あるいはバンクでは全く電力が消費されなくなり、その結果、全体としての消費電力の低減化が可能とされる。

[0009]

したがって、そのような電源供給制御回路がメモリ搭載装置(より具体的には、システム LSI等)に一体的に組み込まれる場合には、空き状態、あるいは不使用状態、または不 要状態にあるメモリモジュール、あるいはバンクの数が多い程、消費電力の低減化が図れ ることになる。

[0010]

【発明の実施の形態】

以下、本発明の一実施の形態を図1,図2により説明する。

先ずメモリ(半導体メモリ)は D R A M であるとして、本発明によるメモリ搭載装置について説明する。このメモリ搭載装置は、少なくとも、複数の D R A M モジュールと、 D R A M への電源供給制御回路とが同一チップ上に搭載された上、パッケージ内に封止された状態として構成されているが、そのチップ上での本発明に係る回路構成例を図 1 に示す。図示のように、チップ 1 上には、電源オン/オフ制御対象としての、例えば 4 個の D R A M モジュール 1 4 1 ~ 1 4 4 が搭載されているが、これら D R A M モジュール 1 4 1~ 1 4 4 に対しては、電源供給制御回路が設けられている。

[0011]

その電源供給制御回路は、DRAMモジュール141~144各々の状況をモジュール単位、あるいはモジュール内のバンク単位に監視する監視回路11と、この監視回路11からの状況監視結果に基づき、現に空き状態、あるいは不使用状態、または不要状態にあるDRAMモジュール、あるいはバンクそれぞれへの電源供給をオフすべく、モジュール単位、あるいはバンク対応に電源供給制御信号を発生するCPU(central processing unit)(あるいはプロセッサ)12と、このCPU12からの電源供給制御信号に基づき、DRAMモジュール141~144各々への電源供給をモジュール単位、あるいはバンク単位にオン/オフする電源供給オン/オフ回路13とを含むようにして、構成される。因みに、CPU12としては、電源供給制御専用のものを用意することも考えられるが、既存のもの、即ち、一般処理用として設けられたものであってもよ

30

20

い。また、電源供給オン/オフ回路13には、電源供給先各々に対するスイッチ素子(p /nチャネルMOSトランジスタ、MEMS(Micro Electro Mecha nical Systems)スイッチ等)が設けられた上、CPU12からの電源供給 制御信号によりオン/オフされている。

[0012]

結局、その監視回路11では、スタンバイ動作時や通常動作時にDRAMモジュール141~144各々の使用状況が監視されており、その監視結果として、現に空き状態、あるいは不使用状態、または不要状態にあるDRAMモジュール、あるいはバンクが検出されている。このようにして検出されたDRAMモジュール、あるいはバンクそれぞれへの電源供給のみがオフされるように、その監視結果に基づき、CPU12からはモジュール単位、あるいはバンク対応に電源供給制御信号が発生される。因みに、DRAMモジュール141~144各々の使用状況は、CPU12ではなく、OS(operating system)により管理されている。

[0013]

電源供給オン/オフ回路13では、その電源供給制御信号に基づき、空き状態、あるいは不使用状態、または不要状態にあるDRAMモジュール、あるいはバンクのみへの電源供給がオフされるようになっている。このように、電源供給がオフされれば、そのDRAMモジュール、あるいはバンクでは全く電力が消費されなくなる結果として、全体としての消費電力の低減化が図れるものである。当然のことながら、DRAMモジュール、あるいはバンクへの電源がオフされれば、DRAMの特性上、データは消失されることになる。また、以上のように、DRAMモジュール、あるいはバンクへの電源がオフされている状態で、スタンバイ状態から通常状態への復帰時等、そのDRAMモジュール、あるいはバンクをメモリとて使用する必要が生じた場合には、CPU12からの電源供給制御信号により、直ちにそのDRAMモジュール、あるいはバンクには電源が供給されることで、アクティブ状態におかれるようにすればよい。

[0014]

ところで、空き状態、あるいは不使用状態、または不要状態にあるDRAMモジュール、あるいはバンクには、不要なデータが記憶されているDRAMモジュール、あるいはバンクが含まれるのは当然として、後に使用される可能性はあるものの、長期間に亘って使用されないデータが記憶されているDRAMモジュール、あるいはバンクも含まれる。そのデータがチップ外部のメモリ(フラッシュメモリ等)に退避記憶されるようにすれば、もはや、そのDRAMモジュール、あるいはバンクには不要なデータが記憶されていることになるからである。

[0015]

更に、有効なデータが D R A M モジュール 1 4 1 ~ 1 4 4 各々に分散記憶されている場合に、これらデータを、フラグメンテーション(断片化)を生じさせないようにして、ソフトウェア制御により、例えば D R A M モジュール 1 4 3 , 1 4 4 各々を不要な状態におくことによって、これら D R A M モジュール 1 4 3 , 1 4 4 各々への電源をオフすることも可能となっている。 【 0 0 1 6 】

これについて説明すれば、DRAMの管理はOSにより行われており、DRAMにはシステム領域やアプリケーション(プログラム)領域が割当てされている。HDD(HardDisk Drive)のファイルシステムのような機構を持てば、アプリケーションプログラム各々が何れのDRAMの何れのアドレス範囲に亘って記憶されているのかが管理可能となることから、データの再配置が可能となる。具体的には、例えばCPU12の空き時間を利用する等、DRAMモジュール143,144各々に分散されているアプリケーション領域がDRAMモジュール141,142に効率よく詰替えされれば、DRAMモジュール143,144各々は、もはや、不要状態におかれ、したがって、これらDRAMモジュール143,144各々への電源をオフすることが可能となる。

[0017]

50

何れにしても、ソフトウェアによりDRAMモジュール上のデータがフラグメンテーションを起こして分散しないように、常にデータの再配置を行うようにし、これにより不要DRAMモジュールが作り出されれば、これへの電源がオフされるようにすればよい。因みに、システム領域については、基本的に動かすことは不可とされる。

[0018]

以上の説明から判るように、本発明における電源オン/オフ制御対象は、専ら、DRAMモジュールとされているが、これに限定されることなく、DRAMモジュール以外の種々なメモリモジュールにも適用可能である。これは、近年の徴細化プロセスにおいては、集積率は上がり、動作電流そのものは減ってはいるが、動作そのものとは関係の無いオフリーク電流が増大しているからであり、これがために、チップ全体の消費電力が前世代のプロセスに比し、減らないか、あるいは、むしろ、逆に増える傾向にあるからである。

[0019]

以上のように、本発明によるメモリ搭載装置では、不必要なメモリモジュールへの電源が オフされていることから、装置全体としての消費電力の低減化が図れることになる。した がって、モバイル機器等に搭載される場合には、バッテリによる長時間動作が可能となる

[0020]

最後に、本発明による、DRAMへの電源供給制御方法について説明すれば、その一例での概要処理フローを図2に示す。図示のように、先ずDRAMモジュール各々の使用状況が監視される(ステップ21)。次に、その状況監視結果に基づき、電源供給先それぞれに対する電源供給制御信号が発生される(ステップ22)。更に、それら電源供給制御信号によって、既述のスイッチ素子がオン/オフされることで、空き状態、あるいは不使用状態、または不要状態にあるDRAMモジュールへの電源がオフされるようになっている(ステップ23)。

[0021]

以上、本発明者によってなされた発明を実施の形態に基づき、具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変更可能であることはいうまでもない。

[0022]

【発明の効果】

同一チップ上に複数のメモリモジュールが搭載されている場合に、現に空き状態、あるいは不使用状態、または不要状態にあるメモリモジュール、あるいはバンクそれぞれへの電源供給がオフされることによって、消費電力の低減化を可能ならしめる、メモリへの電源供給制御回路及び方法、更には、消費電力の低減化が可能とされたメモリ搭載装置が提供される。

【図面の簡単な説明】

【図1】チップ上での本発明に係る回路構成例を示す図である。

【図2】本発明による、メモリへの電源供給制御方法の一例での概要処理フローを示す図である。

【符号の説明】


1 … チップ、1 1 … 監視回路、1 2 … C P U (プロセッサ)、1 3 … 電源供給オン/オフ回路、1 4 1 ~ 1 4 4 … D R A M モジュール

20

10


30

【図1】



チップ上での本発明に係る回路構成

【図2】



本発明に係る電源供給制御フロー